落秋文学

第三章 与傅立叶有关的科学概念（第4页）

Ｂ′＝ｒ０－（ｒ１×ｃ１－ｉ１×ｓ１）＋ｊ[ｉ０－（ｉ１×ｃ１＋ｒ１×ｓ１）]（９）

Ｃ′＝ｒ２＋（ｒ３×ｃ３－ｉ３×ｓ３）＋ｊ[ｉ０＋（ｉ３×ｃ３＋ｒ３×ｓ３）]?（１０）

Ｄ′＝ｒ２－（ｒ３×ｃ３－ｉ３×ｓ３）＋ｊ[ｉ０－（ｉ３×ｃ３＋ｒ３×ｓ３）]?（１１）

在上述式（４）～（１１）中有很多类同项，如ｉ１×ｃ１＋ｒ１×ｓ１和ｒ１×ｃ１－ｉ１×ｓ１等，它们仅仅是加减号的不同，其结构和运算均类似，这就为简化电路提供了可能。同时，在蝶形运算中，复数乘法可以由实数乘法以一定的格式来表示，这也为设计复数乘法器提供了一种实现的途径。

以基４为例，在其运算单元中，实际上只需做三个复数乘法运算，即只须计算Ｂｋ３的值即可，这样在一个基４蝶形单元里面，最多只需要３个复数乘法器就可以了。在实际过程中，在不提高时钟频率下，只要将时序控制好?便可利用流水线（Ｐｉｐｅｌｉｎｅ）技术并只用一个复数乘法器就可完成这三个复数乘法，大大节省了硬件资源。

图2基2和基4蝶形算法的信号流图

ＦＦＴ的地址

ＦＦＴ变换后输出的结果通常为一特定的倒序，因此，几级变换后对地址的控制必须准确无误。

倒序的规律是和分解的方式密切相关的，以基８为例，其基本倒序规则如下：

基８可以用２×２×２三级基２变换来表示，则其输入顺序则可用二进制序列（ｎ１ｎ２ｎ３）来表示，变换结束后，其顺序将变为（ｎ３ｎ２ｎ１），如：Ｘ?０１１　→ｘ?１１０　，即输入顺序为３，输出时顺序变为６。

更进一步，对于基１６的变换，可由２×２×２×２，４×４，４×２×２等形式来构成，相对于不同的分解形式，往往会有不同的倒序方式。以４×４为例，其输入顺序可以用二进制序列（ｎ１ｎ２ｎ３ｎ４）来表示变换结束后，其顺序可变为（（ｎ３ｎ４）（ｎ１ｎ２）），如：Ｘ?０１１１　→ｘ?１１０１　。即输入顺序为７，输出时顺序变为１３。

在２ｋ／４ｋ／８ｋ的傅立叶变换中，由于要经过多次的基４和基２运算，因此，从每次运算完成后到进入下一次运算前，应对运算的结果进行倒序，以保证运算的正确性。

旋转因子

Ｎ点傅立叶变换的旋转因子有着明显的周期性和对称性。其周期性表现为：

FFT之所以可使运算效率得到提高，就是利用

ＦＦＴ之所以可使运算效率得到提高，就是利用了对称性和周期性把长序列的ＤＦＴ逐级分解成几个序列的ＤＦＴ，并最终以短点数变换来实现长点数变换。

根据旋转因子的对称性和周期性，在利用ＲＯＭ存储旋转因子时，可以只存储旋转因子表的一部分，而在读出时增加读出地址及符号的控制，这样可以正确实现ＦＦＴ。因此，充分利用旋转因子的性质，可节省７０％以上存储单元。

实际上，由于旋转因子可分解为正、余弦函数的组合，故ＲＯＭ中存的值为正、余弦函数值的组合。对２ｋ／４ｋ／８ｋ的傅立叶变换来说，只是对一个周期进行不同的分割。由于８ｋ变换的旋转因子包括了２ｋ／４ｋ的所有因子，因此，实现时只要对读ＲＯＭ的地址进行控制，即可实现２ｋ／４ｋ／８ｋ变换的通用。

存储器的控制

因ＦＦＴ是为时序电路而设计的，因此，控制信号要包括时序的控制信号及存储器的读写地址，并产生各种辅助的指示信号。同时在计算模块的内部，为保证高速，所有的乘法器都须始终保持较高的利用率。这意味着在每一个时钟来临时都要向这些单元输入新的操作数，而这一切都需要控制信号的紧密配合。

为了实现ＦＦＴ的流形运算，在运算的同时，存储器也要接收数据。这可以采用乒乓ＲＡＭ的方法来完成。这种方式决定了实现ＦＦＴ运算的最大时间。对于４ｋ操作，其接收时间为４０９６个数据周期，这样?ＦＦＴ的最大运算时间就是４０９６个数据周期。另外，由于输入数据是以一定的时钟为周期依次输入的，故在进行内部运算时，可以用较高的内部时钟进行运算，然后再存入ＲＡＭ依次输出。

为节省资源，可对存储数据ＲＡＭ采用原址读出原址写入的方法，即在进行下一级变换的同时，首先应将结果回写到读出数据的ＲＡＭ存贮器中；而对于ＲＯＭ，则应采用与运算的数据相对应的方法来读出存储器中旋转因子的值。

在２ｋ／４ｋ／８ｋ傅立叶变换中，要实现通用性，控制器是最主要的模块。２ｋ、４ｋ、８ｋ变换具有不同的内部运算时间和存储器地址，在设计中，针对不同的点数应设计不同的存储器存取地址，同时，在完成变换后，还要对开始输出有用信号的时刻进行指示。

硬件的选择

本设计的硬件实现选用的是现场可编程门阵列（ＦＰＧＡ）来满足较高速度的需要。本系统在设计时选用的是ＡＬＴＥＲＡ公司的ＳＴＲＡＴＩＸ芯片，该芯片中包含有ＤＳＰ单元，可以完成较为耗费资源的乘法器单元。同时，该器件也包含有大量存储单元，从而可保证旋转因子的精度。

除了一些专用引脚外，ＦＰＧＡ上几乎所有的引脚均可供用户使用，这使得ＦＰＧＡ信号处理方案具有非常好的Ｉ／Ｏ带宽。大量的Ｉ／Ｏ引脚和多块存储器可使设计获得优越的并行处理性能。其独立的存储块可作为输入／工作存储区和结果的缓存区，这使得Ｉ／Ｏ可与ＦＦＴ计算同时进行。在实现的时间方面，该设计能在４０９６个时钟周期内完成一个４０９６点的ＦＦＴ。若采用１０ＭＨｚ的输入时钟，其变换时间在２００μｓ左右。而由于最新的ＦＰＧＡ使用了ＭｕｌｔｉＴｒａｃｋ互连技术，故可在２５０ＭＨｚ以下频率稳定地工作，同时，ＦＦＴ的实现时间也可以大大缩小。

ＦＦＴ运算结果的精度与输入数据的位数及运算过程中的位数有关，同时和数据的表示形式也有很大关系。一般来说，浮点方式比定点方式精度高。而在定点计算中，存储器数据的位数越大，运算精度越高，使用的存储单元和逻辑单元也越多。在实际应用中，应根据实际情况折衷选择精度和资源。本设计通过ＭＡＴＬＡＢ进行仿真证明：其实现的变换结果与ＭＡＴＬＡＢ工具箱中的ＦＦＴ函数相比，信噪比可以达到６５ｄｂ以上，完全可以满足一般工程的实际应用要求。

傅里叶变换的实质是将一个信号分离为无穷多多正弦复指数信号的加成，也就是说，把信号变成正弦信号相加的形式--既然是无穷多个信号相加，那对于非周期信号来说，每个信号的加权应该都是零--但有密度上的差别，你可以对比概率论中的概率密度来思考一下--落到每一个点的概率都是无限小，但这些无限小是有差别的。

所以，傅里叶变换之后，横坐标即为分离出的正弦信号的频率，纵坐标对应的是加权密度对于周期信号来说，因为确实可以提取出某些频率的正弦波成分，所以其加权不为零--在幅度谱上，表现为无限大--但这些无限大显然是有区别的，所以我们用冲激函数表示已经说过，傅里叶变换是把各种形式的信号用正弦信号表示，因此非正弦信号进行傅里叶变换，会得到与原信号频率不同的成分--都是原信号频率的整数倍。这些高频信号是用来修饰频率与原信号相同的正弦信号，使之趋近于原信号的。所以说，频谱上频率最低的一个峰（往往是幅度上最高的），就是原信号频率

傅里叶变换把信号由时域转为频域，因此把不同频率的信号在时域上拼接起来进行傅里叶变换是没有意义的--实际情况下，我们隔一段时间采集一次信号进行变换，才能体现出信号在频域上随时间的变化。

我的语言可能比较晦涩，但我已尽我所能向你讲述我的一点理解--真心希望能对你有用。我已经很久没在知道上回答过问题了，之所以回答这个问题，是因为我本人在学习傅里叶变换及拉普拉斯变换的过程中着实受益匪浅--它们几乎改变了我对世界的认识。傅里叶变换值得你用心去理解--哪怕苦苦思索几个月也是值得的--我当初也想过：只要会算题就行。但浙大校训"求是"时时刻刻鞭策着我追求对理论的理解--最终经过很痛苦的一番思索才恍然大悟。建议你看一下我们信号与系统课程的教材：化学工业出版社的《信号与系统》，会有所帮助。